打造前沿的
HPC 晶片。

Architecture

Architecture Team · 架構團隊

決定每一瓦特花在哪裡。

架構定義什麼叫「好」——並在第一行 RTL 寫下之前就證明它。這支團隊擁有 晶片的 micro-architecture、支撐每個設計決策的效能模型，以及「面積與 功耗該花在哪」的取捨。我們找的是看得見整個系統、且能把它量化的人。

• 橫跨 compute、memory hierarchy 與 interconnect 的 micro-architecture
• 效能建模：cycle-accurate、analytical，以及與矽後的 correlation
• Design-space exploration 與 PPA 取捨研究
• Power architecture：功耗預算、電壓／時脈域、散熱範圍
• Workload 特性分析，把真實 AI 模型轉成設計目標

代表性職位

• Performance Architect
• Micro-architecture 工程師
• 效能建模工程師
• Power Architect
• 架構經理 / 總監

各層級皆徵：個人貢獻者 (IC) 與管理職。

應徵這個團隊 →

Design front-end

Frontend Implementation Team · 設計前段團隊

把架構變成可流片的邏輯。

這支團隊把 micro-architecture 轉成可合成、可驗證、高效能的 RTL—— 以及讓晶片「一次到位」的驗證。我們找的是能從 spec 一路擁有到乾淨、 可信邏輯，且絕不交付自己無法背書的東西的工程師。

• 為 compute、memory、interconnect 撰寫 production 級 SystemVerilog/Verilog
• UVM testbench、coverage 收斂，以及 formal／assertion-based 驗證
• 從 block 到 chip-level 的設計與驗證 sign-off
• FPGA／emulation bring-up，進行全系統矽前驗證
• 以 PPA 為導向的 micro-architecture 與 RTL 取捨

代表性職位

• RTL 設計工程師
• Design Verification 工程師
• Emulation / FPGA 工程師
• 設計 / DV 經理 / 總監

各層級皆徵：個人貢獻者 (IC) 與管理職。

應徵這個團隊 →

Design back-end

Backend Implementation Team · 設計後段團隊

設計與物理相遇之處。

這支團隊把 RTL 帶到先進製程上、可製造且時序乾淨的 layout——以及驗證 每顆晶粒的測試基礎建設。後段實作是 PPA 最終勝負的地方。我們找的是能 在嚴苛目標下收斂時序、並有信心 sign-off 的工程師。

• Synthesis、floorplanning、place & route 與 clock-tree synthesis
• 跨 PVT corner 的時序收斂與 STA sign-off
• Power、IR、EM 與 physical verification（DRC／LVS）
• Design-for-test：scan、MBIST、ATPG 與 coverage 收斂
• Block 與 chip-level 的 PPA 責任

代表性職位

• Physical Design 工程師
• STA / 時序工程師
• DFT 工程師
• 後段設計經理 / 總監

各層級皆徵：個人貢獻者 (IC) 與管理職。

應徵這個團隊 →

IP & interfaces

IP Team · IP 與介面團隊

把資料搬進、搬出晶片。

IP 團隊擁有決定晶片真實頻寬與延遲的高速介面——從架構到矽後整合的 memory 與 I/O 子系統。我們找的是活在「晶片與系統交界」的工程師。

• DDR／LPDDR／HBM memory controller 架構與 PHY 整合
• 高速 SerDes：link training、equalisation 與 signal integrity
• PCIe Gen4/5/6 與 CXL host 介面
• QoS、排程，以及端到端頻寬／延遲目標
• 跨 PVT 的 bring-up、training 與矽後特性分析

代表性職位

• Memory Controller 工程師
• SerDes 工程師
• PCIe / CXL 工程師
• IP 經理 / 總監

各層級皆徵：個人貢獻者 (IC) 與管理職。

應徵這個團隊 →

AI-native 基礎建設

Agentic AI Team · 尖兵部隊

打造 AI-native 的地基。

我們不是「一間導入了 AI 的 IC 公司」——而是一間從 day one 就以 agentic AI 為基礎建設長出來的公司。這支小而精的團隊不負責做晶片本身， 而是建起讓「每一個做晶片的人都跑得更快」的系統、流程與文化。人不需多， 但每個都能以一擋十、看得見整張地圖。

• 核心 agent 基礎建設——編排、工具接口、權限與稽核——把 LLM 從「聊天」變成能在真實系統裡可靠工作的執行者
• 用 agent 驅動公司 workflow，讓「新增一個流程」趨近於「定義目標 + 給 agent 對的工具與界線」
• 把 AI 帶進 IC design flow：RTL 生成／重構、verification、design-space exploration、跨 EDA flow 編排
• 定義「人—agent—工具」的協作模式，塑造「預設交給 agent、把人留給最關鍵判斷」的文化

代表性職位

• Agent 基礎建設工程師
• AI 系統 / LLM 工程師
• 流程自動化工程師
• EDA Flow 整合工程師
• Agentic AI Lead

各層級皆徵：個人貢獻者 (IC) 與管理職。

誠實說：我們還沒做到 100% agentic——這正是我們找你的原因。 如果你想要的是一張等你親手定義的白紙，這裡為你準備。

應徵這個團隊 →

Infrastructure & CAD

IT CAD Team · 基礎建設與 CAD 團隊

全公司運轉的地基。

這支團隊打造其他人賴以站立的地基——從讓硬體組織跑得快的 EDA/CAD flow 與 CI，到讓全公司高效運作的伺服器、網路與資安。我們找的是把基礎建設 當「產品」而非「事後補丁」的工程師。

• EDA／CAD flow 自動化：synthesis、P&R、STA 與驗證 flow 端到端
• 為 RTL、DV 與 physical design 打造 CI 與 regression 基礎建設
• 給晶片工程師的內部工具、CLI 與 dashboard
• 跨地端與雲端的伺服器、網路、儲存與備份
• 端點與身分：設備佈建、MDM、SSO、存取控制與稽核

代表性職位

• CAD / EDA Flow 工程師
• CI / DevOps 工程師
• IT 系統與網路工程師
• IT / CAD 經理

各層級皆徵：個人貢獻者 (IC) 與管理職。

應徵這個團隊 →